Làm thế nào để tránh hố và rò rỉ trên mặt thiết kế của bảng PCB!

Thiết kế các sản phẩm điện tử là từ vẽ sơ đồ sơ đồ đến bố trí PCB và dây điện.cản trở công việc tiếp theo của chúng tôiVì vậy, chúng ta nên cố gắng hết sức để cải thiện kiến thức của chúng tôi trong lĩnh vực này và tránh tất cả các loại lỗi.

Bài viết này giới thiệu các vấn đề khoan phổ biến khi sử dụng bảng vẽ PCB, để tránh bước vào cùng một hố trong tương lai.qua cái lỗ, lỗ mù và lỗ chôn. qua lỗ bao gồm lỗ cắm (PTH), lỗ định vị vít (NPTH), lỗ mù, lỗ chôn, và qua lỗ (VIA) qua lỗ,tất cả đều đóng vai trò dẫn điện đa lớpBất kể loại lỗ, hậu quả của vấn đề thiếu lỗ là toàn bộ lô sản phẩm không thể được sử dụng trực tiếp.sự chính xác của thiết kế khoan là đặc biệt quan trọng.

Giải thích trường hợp của các hố và rò rỉ trên mặt thiết kế của bảng PCB

Vấn đề 1:Các khe cắm file được thiết kế bởi Altium bị mất vị trí.

Mô tả vấn đề:Cổng không có, và sản phẩm không thể sử dụng.

Phân tích lý do: Kỹ sư thiết kế bỏ lỡ khe cắm cho thiết bị USB khi làm gói.nhưng trực tiếp vẽ khe cắm trên lớp biểu tượng lỗVề lý thuyết, không có vấn đề lớn với hoạt động này, nhưng trong quá trình sản xuất, chỉ lớp khoan được sử dụng để khoan,vì vậy nó là dễ dàng để bỏ qua sự tồn tại của khe cắm trong các lớp khác, dẫn đến việc khoan lỗ này bị bỏ lỡ và sản phẩm không thể được sử dụng.

Làm thế nào để tránh hố:Mỗi lớp củaPCB OEMCác lỗ khoan và lỗ khe phải được đặt trong lớp khoan, và không thể coi rằng thiết kế có thể được sản xuất.

Câu hỏi 2:Altium thiết kế tập tin thông qua mã lỗ 0D;

Mô tả vấn đề:Sự rò rỉ là mở và không dẫn điện.

Phân tích nguyên nhân:Vui lòng xem hình 1, có một rò rỉ trong tập tin thiết kế, và rò rỉ được chỉ ra trong khi kiểm tra khả năng sản xuất DFM.đường kính của lỗ trong phần mềm Altium là 0, do đó không có lỗ hổng trong hồ sơ thiết kế, xem hình 2.

Lý do cho lỗ rò rỉ này là kỹ sư thiết kế đã phạm sai lầm khi khoan lỗ.khó tìm lỗ rò rỉ trong tập tin thiết kế. lỗ rò rỉ ảnh hưởng trực tiếp đến sự cố điện và sản phẩm được thiết kế không thể được sử dụng.

Làm thế nào để tránh hố:Kiểm tra khả năng sản xuất DFM phải được thực hiện sau khi thiết kế sơ đồ mạch được hoàn thành.Kiểm tra khả năng sản xuất DFM trước khi sản xuất có thể tránh vấn đề này.

Hình 1: rò rỉ tập tin thiết kế

Hình 2: khẩu độ altium là 0

Câu hỏi 3:Các ví file được thiết kế bởi PADS không thể được xuất ra;

Mô tả về vấn đề: rò rỉ mở và không dẫn điện.

Phân tích nguyên nhân:Sau khi kiểm tra nguyên nhân của vấn đề rò rỉ, một trong các đường dẫn trong PADS đã được thiết kế như một lỗ bán dẫn,dẫn đến hồ sơ thiết kế không xuất hiện lỗ bán dẫn, dẫn đến rò rỉ, xem hình 2.

Các tấm hai mặt không có lỗ bán dẫn. Kỹ sư sai lầm đặt qua lỗ như lỗ bán dẫn trong quá trình thiết kế, và lỗ bán dẫn đầu ra bị rò rỉ trong quá trình khoan đầu ra,dẫn đến lỗ rò rỉ.

Làm thế nào để tránh hố:Một khi thiết kế được hoàn thành,cần phải tiến hành phân tích và kiểm tra khả năng sản xuất DFM và tìm ra các vấn đề trước khi sản xuất để tránh các vấn đề rò rỉ.

Hình 1: rò rỉ tập tin thiết kế

Hình 2: PADS phần mềm đường ống hai tấm là đường ống bán dẫn